

Resumen arquitectónico

Clase 2 - Interrupciones/PIC

Interrupciones: mecanismo que altera el proceso de ejecución normal de la CPU, interrumpiendo este mismo para que responda a una solicitud de atención a resolver (otra tarea)

Tipos de requerimientos de intervención de la CPU:

Interno: es decir, debido a la ocurrencia de una situación dentro del Sistema de cómputo. Algunos eventos internos que pueden producir interrupción son: un error asociado a la ejecución de una instrucción, desbordamiento aritmético ("overflow"), división por cero, temporizadores propios del sistema, fallo del hardware, error de paridad en la memoria, pérdida de energía.

Externo: asociado a operaciones de E/S con periféricos. Algunos eventos típicos que pueden generar interrupción son: finalización de una transferencia, error en la transferencia, dispositivo indisponible, etc

Prioridad y tipos de interrupciones:

Se atienden en orden de llegada, cuando esta es atendida se inhabilita el resto de las interrupciones de igual o menor nivel. Sin embargo si una interrupción de mayor importancia o jerarquía llega por detrás de una de menor importancia, esta pasa a primer lugar (se atiende esa) y la de menor importancia queda a la espera.

Enmascarables: interrupciones que pueden ser ignoradas

No enmascarables: lo contrario, se atienden indefectiblemente

Interrupción por software: producto de la ejecución de instrucciones con efecto similar a las de hardware

Interrupción por hardware: generadas por señales físicas asociadas a eventos externos o internos. Se pueden subdividir en externas o internas

Externas: Proviene de dispositivos E/S, son aleatorias en relación al proceso en ejecución y pueden estar o no relacionadas con este mismo

Internas: trap o excepciones, son señales creadas dentro del sistema en respuesta a situaciones propias del proceso en ejecución y no están vinculadas con operaciones de E/S. ej; overflow en ALU, ejecutar una instrucción no definida, etc

Gestión de interrupciones:

1. Detectar el pedido de interrupción
2. Detener la tarea que se estaba ejecutando
3. Salvar el estado de la tarea que se estaba ejecutando

4. Obtener la dirección de comienzo del servicio de la interrupción y bifurcar a dicho servicio
5. Ejecutar el servicio de la interrupción
6. Retornar y restaurar el estado en que estaba la tarea interrumpida.
7. Continuar con la ejecución normal de la tarea interrumpida (en el punto en el que se detuvo)

Controlador de interrupciones PIC

El PIC internamente tiene 3 registros principales.

IMR que se usa para habilitar/deshabilitar los pedidos de interrupción. Esta funcionalidad se conoce como enmascaramiento de interrupciones

ISR que identifica la interrupción en servicio

IRR que contiene los pedidos de interrupción provenientes de los periféricos.

Interrupciones en MSX88:

INT0 – tecla F10 - Produce una interrupción cada vez que se presiona F10

INT1 – Timer - Conectada a la salida del Timer

INT2 – Handshake - Conectada a una salida para Handshake

INT3 – DMA - Conectada a la salida del puerto a Impresora

INT 7: Escritura en pantalla, BX dir de memoria, AL cant de caracteres

INT 6: Solicita la lectura de un caracter. Lo guarda en la dir de BX

Clase 3 - Entrada/Salida

Debido a la gran variedad de Periféricos con los que se requiere intercambiar información, el subsistema de E/S tiene que ser lo suficientemente flexible para permitir:

- Trasmisión de diferentes cantidades de datos
- Rango de velocidades de transmisión muy amplio.
- Diferentes formatos de dato y tamaño de palabra

La conexión con el Periférico provee 2 tipos de informaciones:

1.- Datos: Información útil a transferir

2.- Control y Estado: información que permite realizar la transferencia. Por ejemplo: sentido de la transferencia (de entrada, de salida), operación (de lectura, de escritura), estado del periférico (listo, no-listo, en falla)

El módulo de E/S ejecuta 2 tipos de comunicaciones, hacia el periférico y hacia el bus

Hacia el periférico:


- Transfiere datos
- Controla y temporiza uno o más dispositivos externos
- Buffer para datos temporales

-Detección de errores

Hacia el bus:

- Interpreta órdenes recibidas por la CPU y las transmite al periférico
- Transfiere datos con la CPU (registros) y Memoria
- Informa estado del periférico a la CPU

ej visual:



Periférico presenta 2 bloques funcionales:


Hacia el exterior:

- Manipulación de datos (buffer). Almacena y convierte datos a intercambiar con el periférico
- Recibe y genera las señales de control y estado del periférico

Hacia el Módulo:

- Sección de manipulación de datos y sección de señales de control/estado

Tipos de puerto de E/S:



Registros de un módulo de E/S:

Datos: interviene en la transferencia de E/S de datos a intercambiar con el sistema de cómputo y el periférico

Control: registros que controlan y registran el funcionamiento del modulo, transferencia y el periférico en sí.

Registros de un puerto de E/S:

Datos: la transferencia de un dato entre el Sistema de cómputo y el periférico consiste básicamente en:

Operación de entrada: lectura de un registro de dato de entrada (es decir un registro escrito por el periférico y leído por la CPU)

Operación de salida: escritura de un registro de datos de salida (es decir, un registro escrito por la CPU y leído por el periférico).

Control y Estado: la supervisión y/o control de la transferencia requiere de:

Control: adecuar la configuración del módulo para ajustar formatos, sincronizaciones, etc.

Estado: registrar el estado operativo del módulo y del periférico.

Gestión de la transferencia

Desde el punto de vista de la gestión para transferir datos entre el Sistema de cómputo y el periférico, existen 3 estrategias básicas de implementación:

E/S Programada y espera de respuesta


E/S Programada y administrada por interrupción

E/S con acceso directo a memoria (DMA)

E/S Programada y espera de respuesta :

Grafico de transferencia entre sistema de computo y un periférico:

1. La CPU verifica el estado de periférico (preparado/no-preparado) leyendo un registro del módulo de interfaz.
2. Examina el estado del periférico chequeando el bit (o bits) que identifican dicho estado.
3. Si el dispositivo no está listo (por ejemplo bit=0), la CPU vuelve al paso 1. Este lazo significa que la CPU "espera" hasta que el periférico se pone en "preparado", es decir, listo para la transferencia.
4. Cuando el dispositivo está listo, la CPU transfiere 1 dato hacia o desde el módulo de interfaz.
5. Si hay más datos que transferir vuelve al paso 1.
- 6.- Si se completó la transferencia, termina el servicio de E/S.



E/S Programada y administrada por interrupción:

Esta gestión de transferencia puede estar programada por interrupciones, cada vez que el módulo está listo para la transferencia, se avisa a la CPU con un pedido de interrupción. La CPU no tiene que ejecutar el lazo del estado del módulo (pasos 1,2 y 3 de arriba). Indica directamente la transferencia con el pedido de interrupción previo.

Orden:

- La CPU inicia la operación de lectura (entrada) enviando una orden de lectura (READ) al módulo de E/S.
 - El módulo de E/S solicita el dato al periférico.
 - El periférico busca el dato, mientras la CPU continúa con sus tareas.
 - Cuando el módulo E/S tiene el dato enviado por el periférico emite un pedido de interrupción a la CPU.
 - La CPU detecta el pedido, interrumpe el proceso, y bifurca al servicio de la interrupción.
 - Durante la interrupción, la CPU lee el dato desde el módulo de E/S.
 - La CPU retorna a la tarea interrumpida
- obs: mientras el periférico no esté listo la CPU sigue ejecutando tareas, no queda a la espera.

Cuando hay varios dispositivos periféricos, se tiene que poder identificar la fuente de interrupción.

Existen distintas formas para poder identificar esto mismo:

1) Diferentes líneas de interrupción

- Una línea de int para cada dispositivo
- Limitaciones debido a la cantidad restringida de señales de interrupción que el CPU puede manejar (no puedes conectar muchos dispositivos)

2) Una sola línea de interrupción y encuesta por software

- 1 línea para todos los dispositivos
- CPU consulta a cada uno de los dispositivos para determinar quién fue el solicitante
- Polling lentísimo

3) Una sola línea de interrupción con conexión de cadena (daisy chain) tipo hard poll

- 1 línea de int para todos los dispositivos
- La línea de reconocimiento de interrupción de la cpu se conecta a todos los módulos (daisy chain)
- El modulo que esté más próximo a la cpu responderá colocando un vector en el bus con el cual va a ser identificado
- Si hay pedidos más abajo que este deberán esperar a que el primero termine

4) Una sola línea de interrupción y vectorizado

- 1 sola línea de interrupción INTR para todos los dispositivos
- PIC provee el vector que identifica la fuente de interrupción
- Las líneas de interrupción tienen un orden de prioridad, las líneas de mas prioridad pueden cumplir con las de menor prioridad

Para analizar el comportamiento de la CPU en transferencias de E/S, se verán 2 casos, comparando 2 técnicas antes mencionadas, E/S programada por interrupción y E/S programada por espera de respuesta.

Transferencia a Impresora:

Conclusiones al comparar E/S por interrupción o por espera de respuesta en impresora:

La E/S configurada por interrupciones reduce 10000 veces el tiempo que la CPU está ocupada gestionando la impresora, por lo tanto es mucho más eficiente. Esto es debido a que cada transferencia tarda 10 segundos en imprimir 10k caracteres y estando configurada por espera de respuesta estarías usando la CPU 10 segundos, en cambio por interrupción solo la usarías 0,001 seg

Transferencia a Disco

Conclusiones al comparar E/S por interrupción o por espera de respuesta en disco:

El disco es tan rápido que por interrupción o por espera de respuesta tarda lo mismo, depende de a donde tiene que escribir

E/S con acceso directo a memoria (DMA):

- Transferencia de datos entre periférico y memoria sin intervención directa de CPU
- El DMAC y el CPU compiten por el uso del Bus de datos, ya que ambos requieren de este mismo
- Cuando el DMAC toma el bus especifica dir de memoria sobre la que va a realizar la transferencia, genera señales de control de bus, indica el tipo de operación (read/write), genera señales de sincronización de la transferencia
- El proceso de transferencia requiere de 3 fases:

1) Fase de inicialización

- Se configura la CPU para el modelo de E/S (config del periférico, tipo de transferencia, información extra para el periférico) y el DMAC con los parámetros de transferencia (nro de bytes a transferir, tipo de transferencia, dir de memoria inicial para la transferencia, info extra)

2) Ejecución de la transferencia

- Se pide al DMAC que inicia mediante una señal física
- DMAC recibe pedido del periférico y pide el control del bus
- CPU libera el bus, se desconecta lógicamente del mismo y le manda una señal al DMAC para avisarle que ya está disponible
- DMAC toma el control del bus y ejecuta transferencia
- DMAC avisa al periférico que puede iniciar la transferencia
- Periférico empieza a transferir los datos, a través del bus de a uno por vez
- Después de cada transferencia de byte se actualiza los registros del DMAC(número de bytes faltantes, prox dirección de memoria a dónde guardar el sig nro, etc)
- Cuando bytes restantes = 0, terminó de transferir todos los datos y finalizó la transferencia

3) Finalización y análisis de transferencia

- DMAC libera el bus y le avisa a la CPU
- CPU toma control del bus

- DMAC activa una señal de interrupción para avisar al CPU la finalización de la operación de E/S que se solicitó
- CPU verifica el resultado de la transferencia mediante los registros internos del DMAC (transferencia ok/fallida, errores/tipo de errores, estado del periférico)

Tipos de transferencia por DMA:

Por rafaga (burst):

- Vista previamente, DMAC solicita control del bus a la CPU
 - Cpu concede bus, DMAC no lo libera hasta terminar con la transferencia de todos los bytes
- ventajas: es rápida ; desventajas: la cpu no puede usar el bus durante las transferencia

Por robo de ciclo(cycle-stealing):

- DMAC solicita control del bus
 - CPU lo concede, se realiza la transferencia de UNA ÚNICA palabra y DMAC libera el bus
 - DMAC solicita el control del bus tantas veces como lo necesite hasta terminar (intercalan el uso del bus por cada transferencia)
- ventajas: no se degrada tanto el rendimiento del sistema y de la cpu
- desventajas: puede tardar un poco más de tiempo

Canales de E/S

2 tipos de canales:

Selector:

- Controla varios dispositivos de alta velocidad (de a uno)
- Selecciona un dispositivo y efectúa la transferencia sobre este
- Cada dispositivo tiene asociado un controlador o módulo de E/S que lo maneja
- El canal de E/S ocupa el lugar de la CPU en el control del módulo de E/S

Multiplexor:

- Controla varios dispositivos de alta velocidad simultáneamente
- Multiplexa la atención entre los dispositivos seleccionados.
- El multiplexor puede ser de bytes, acepta y transmite de a caracteres, o de bloques, intercala bloques de datos desde distintos dispositivos